Контроллер ГАММА-8М

ССК – светодиоды Н1…Н4, СИ – индикаторы Н5…Н14.

СК – транзисторы V1…V8, РК – транзисторы V9…V18.

ЯВ3 подключается к разъемам Х1 и  Х2, через разъем Х3 по плате ЯИ5 транслируется сигналы от ЯСД4 на ЯВ3 [8].

 

Принципиальные электрические  схемы состоят из различных элементов, каждая из которых выполняет свою определенную функцию. Рассмотрим примеры  нескольких микросхем, из которых состоит прибор.

 

 

Микросхема К561ЛН2

 

Рис. 3. Условное графическое обозначение К561ЛН2

Микросхемы представляют собой  шесть логических элементов НЕ с  буферным выходом. ИС не имеют защитных диодов, подключенных  анодами к шине питания, что позволяет подавать на вход микросхем напряжение, превышающее напряжение питания. Поэтому они могут быть использованы для согласования выходных уровней КМОП с входами ТТЛ-схем. Содержат 19 интегральных элементов.

Назначение выводов:

1 – вход Х1; 2 – выход  ;

3 - вход X2; 4 - выход ; 5 – вход Х3; 6 – выход ; 7 – общий;

8 – выход  ; 9 – вход Х4;

10 – выход ; 11 – вход Х5;

12 – выход  ; 13 – вход Х6;

14 – напряжение питания.

 

Электрические параметры

Напряжение питания	3…15 В
Выходное напряжение низкого уровня	≤ 2,9 В
Выходное напряжение высокого уровня	≥ 7,2 В
Ток потребления	≤ 5 мкА
Входной ток низкого уровня	≤ ‌‌0,3 мкА
Входной ток высокого уровня	≤ 0,3 мкА
Выходной ток низкого уровня	≥ 8 мА
Выходной ток высокого уровня	≥1,25 мА
Время задержки распространения входного сигнала при включении	≤ 50 нс
(выключении)	≤120 нс

 

 

Микросхема КР1561ТЛ1

 

Рис. 4. Условное графическое обозначение КР1561ТЛ1

Микросхемы представляют собой  четыре триггера Шмитта с логикой 2И-НЕ.

Назначение выводов:                          1,2,5,6,8,9,12,13 – входы;                           3,4,10,11 – выходы;

7 – общий;                          

14 – напряжение питания.

При эксплуатации и испытаниях микросхем, когда входные цепи, цепи питания  и коммутируемые цепи подключены к различным источникам питания, следует соблюдать порядок включения и выключения.

 

 

 

 

 

 

 

 

 

Электрические параметры

Напряжение питания	3…18 В
Выходное напряжение низкого уровня: при UП=5 B, UВХ=2,8 B при UП=10 B, UВХ=5,2 B при UП=15 B, UВХ=7,4 B	≥ 0,5 B ≥ 1 B ≥ 1,5 B
Выходное напряжение высокого уровня: при UП=5 B, UВХ=2,2 B при UП=10 B, UВХ=4,6 B при UП=15 B, UВХ=6,8 B	≥ 4,5 B ≥ 9 B ≥ 13,5 B
Ток потребления: при UП=5 B при UП=10 B при UП=15 B	≤ 1 мкА ≤ 2 мкА ≤ 4 мкА
Входной ток низкого уровня при  UП=15 B	≤|-0,3| мкА
Входной ток низкого уровня при UП=15 B	≤ 0,3 мкА
Выходной ток низкого уровня при UП=5 B при UП=10 B при UП=15 B	≥ 0,44 мА ≥ 1,1 мА ≥ 3 мА
Выходной ток высокого уровня: при UП=5 B при UП=10 B при UП=15 B	≥|-0,44|  мА ≥ |-1,1| мА ≥ |-3|  мА
Время задержки распространения входного сигнала при UП=5 B при UП=10 B при UП=15 B	≤ 300 нс ≤ 180 нс ≤ 130 нс

 

Микросхема КР1533КП7

 

Рис. 5. Условное графическое обозначение КР1533КП7

Микросхемы представляют собой  селектор-мультиплексор на 8 каналов  со стробированием. В зависимости от установленного на выводах 9…11 кода разрешает прохождение сигнала на выходы только от одного из 8 информациионных входов. Содержат 195 интегральных элементов.

Назначение выводов:

1 – вход информационный  D3;

2 – вход информационный D2;

3 – вход информационный D1;

4 – вход информационный D0;

5 - выход Y; 6 - выход Y;

7 – вход стробирования C;                            

8 - общий; 9 – вход «выбор данных» SED3;                       10 – вход «выбор данных» SED2;

11 – вход «выбор данных» SED1;

12 – вход информационный D7;                

13 – вход информационный D6;

14 – вход информационный D5;

15 – вход информационный D4;

16 – напряжение питания [4].

 

 

 

 

 

Электрические параметры

Напряжение питания	5 В
Выходное напряжение низкого уровня	≤ 0,4 В
Выходное напряжение высокого уровня	≥ 2,4 В
Ток потребления при UП=5,5 B	≤ 10 мА
Входной ток низкого уровня	≤ |-0,2| мА
Входной ток высокого уровня	≤ 20 мкА
Время задержки распространения сигнала  при включении: от входов 9, 10, 11 к выходу 5 от входов 9, 10, 11 к выходу 6 от входов 1, 2, 3, 4, 12, 13, 14, 15 к выходу 5 от входов 1, 2, 3, 4, 12, 13, 14, 15 к выходу 6 от входа 7 к выходу 5 от выхода 7 к выходу 6	≤ 35 нс ≤ 30 нс ≤ 26 нс ≤ 18 нс ≤ 32 нс ≤ 27 нс
Время задержки распространения сигнала при выключении: от входов 9, 10, 11 к выходу 5 от входов 9, 10, 11 к выходу 6 от входов 1, 2, 3, 4, 12, 13, 14, 15 к выходу 5 от входов 1, 2, 3, 4, 12, 13, 14, 15 к выходу 6 от входа 7 к выходу 5 от выхода 7 к выходу 6	≤ 35 нс ≤ 30 нс ≤ 26 нс ≤ 18 нс ≤ 34 нс ≤ 30 нс
Емкость входа	≤ 5 пФ

 

2. Расчетная часть

 

2.1. Общие сведения о мультиплексорах

 

Рис. 6. Символическое изображение мультиплексора

Мультиплексор – устройство, которое осуществляет выборку одного из нескольких входов и подключает его к своему выходу. Мультиплексор (рис. 6) имеет несколько информационных входов                  (D₀, D₁, …, D₇), адресные входы                          (А₀, А₁, А₂), вход для подачи стробирующего сигнала С и один выход Q.

Каждому информационному входу мультиплексора присваивается номер, называемый адресом. При подаче стробирующего сигнала на вход С мультиплексор выбирает один из входов, адрес которого задается двоичным кодом на адресных входах, и подключает его к выходу.

Таким образом, подавая на адресные входы адреса различных информационных входов, можно передавать цифровые сигналы с этих входов на выход Q. Очевидно, число информационных входов n_инф и число адресных входов n_адр связаны отношением _.

_{Функционирование мультиплексора определяется по таблице 1.}

 

_{Таблица 1}

Адресные входы			Стробирующий сигнал	Выход
А2	А1	А0	С	Q
х 0 0 0 0 1 1 1 1	х 0 0 1 1 0 0 1 1	х 0 1 0 1 0 1 0 1	0 1 1 1 1 1 1 1 1	0 D0 D1 D2 D3 D4 D5 D6 D7

При отсутствии стробирующего сигнала (С=0) связь между информационными входами и выходом отсутствует (Q=0). При подаче стробирующего сигнала (С=1) на выход подается логический уровень того из информационных входов D_i, номер которого i в двоичной форме задан на адресных входах. [5].

По этой таблице можно записать следующее логическое выражение для выхода Q:

Рис. 7. Функциональная схема мультиплексора

 

Он имеет восемь информационных (D0…D7) и три адресных (А1…А3) входа. На адресные входы поступает трехразрядный циф-ровой код, полное число комбинаций которого равно восьми. Естественно положить, что код 111 должен обеспечить соединение выхода Q с входом D7 (111₂=7), код 110 – с входом D6 и т.д., код 000 –с входом D0.

Для разблокировки коньюнктора его входы надо соединить непосредственно с теми адресными входами, на которых при данном коде присутствуют единицы, и через инвенторы – с теми входами, на которых находятся нули. Так, например, на второй сверху (на рис. 7) конъюнктор непосредственно поступает сигнал с входа А1 и через инвенторы – с входов А3 и А2, что при коде адреса 001 обеспечит на этом конъюнкторе три логические 1, т.е. подключение к выходу мультиплексора входа D1. Входы нижнего конъюнктора соединены с адресными входами непосредственно, что при коде 111 обеспечит подключение к выходу мультиплексора информационного входа D7. При наличии на входе С логической 1 мультиплексор блокируется вне зависимости от потенциалов на информационных входах [2].

 

2.2. Реализация на мультиплексорах заданной булевой функции

 

Задание: Реализовать на мультиплексорах с числом управляющих входов q=2, 3, 4 булеву функцию вида

f(x₁,…,x₅) = ∑(0, 1, 2, 6, 9, 10, 11, 15, 17, 21, 23, 24, 26, 27, 31)

и выбрать наилучшую реализацию по критерию минимума аппаратных затрат.

Решение:

Согласно приведённому выше алгоритму  осуществим разложение данной БФ по двум, трём и четырём переменным, сводя результаты расчётов в таблицы.

Результат разложения БФ по двум переменным приведен в              таблице 2.

 

         Таблица 2 

	0	1	2	6	9	10	11	15	17	21	23	24	26	27	31
E (rk/4)	0	0	0	1	2	2	2	3	4	5	5	6	6	6	7
F(rk/4)	0	1	2	2	1	2	3	3	1	1	3	0	2	3	3

 

Таким образом, на первом шаге разложения имеем:

Так как все ОФ имеют нетривиальный  вид, продолжим разложение. На втором шаге в качестве исходных данных теперь рассматриваются слагаемые каждой из полученных на первом шаге ОФ (таблица 3).

 

Таблица 3

	0	6		0	2	4	5	0	1	2	6	2	3	5	6	7
E	0	1		0	0	1	1	0	0	0	1	0	0	1	1	1
F	0	2		0	2	0	1	0	1	2	2	2	3	1	2	3

На втором шаге разложения БФ имеем следующие  ОФ:

для

для

для

для

Так как все ОФ, полученные на втором шаге являются тривиальными, процесс разложения БФ заканчивается и её можно реализовать двухъярусной схемой из мультиплексоров с . Реализация заданной БФ схемой из мультиплексоров типа SN74153 приведена на рис. 8.

 

Рис. 8. Реализация заданной БФ схемой из мультиплексоров типа SN74153

 

 

 

Микросхема SN74153

 

Микросхема представляет собой  сдвоенный селектор-мультиплексор 4-1 с общими входами выбора данных и раздельными входами стробирования. При высоком уровне напряжения на входе стробирования V соответствующий выход A/D устанавливается в состояние низкого уровня напряжения, в ином случае на выход приходит информация от выбранного входами S1, S2 информационного входа A/D0-A/D3 [4].