Динамика развития оперативной памяти с начала XXI века до наших дней

     3.3. DDR3 SDRAM. 

     Память  Synchronous Dynamic Random Access Memory, третье поколение стандарта Double Data Rate - попросту DDR3 SDRAM, представляет собой новое поколение памяти DDR, идущей на смену нынешнего поколения DDR2 SDRAM.

     Архитектура современной динамической памяти DRAM перешагнула этапы одиночной и двойной скорости передачи данных, и теперь, на этапе DDR3, мы можем говорить о поконтактной пиковой производительности до 1,6 Гбит/с на сигнальный контакт для DDR3 (100 Мбит/с на контакт у SDRAM). При сохранении основного строения архитектуры, ключевым изменениям подверглись цепи предварительной выборки данных (prefetch) и дизайн шин I/O. Говоря упрощённо, в случае DDR3 каждая операция чтения или записи означает доступ к восьми группам данных (словам) DDR3 DRAM, которые, в свою очередь, с помощью двух различных опорных генераторов мультиплексируются по контактам I/O с частотой, в четыре раза превышающей тактовую частоту.

     Среди основных преимуществ нового стандарта, прежде всего, стоит отметить меньшее  энергопотребление, примерно на 40% чем  у ходовых образцов модулей DDR2. Основной причиной экономии энергопотребления  называют использование нового поколения чипов памяти DDR3, выпуск которых налажен у большинства производителей с соблюдением норм 90 нм техпроцесса. Это позволяет снизить рабочие напряжения чипов – до 1,5 В у DDR3, что ниже 1,8 В у DDR2 или 2,5 В у DDR; плюс, дополнительно снизить рабочие токи за счёт использования транзисторов с двумя затворами для снижения токов утечки. На практике это привело к тому, что, к примеру, у модулей DDR3-1066, значительно превышающих по производительности модули DDR2-800 и на 15% потребляющих меньше в спящем режиме, а энергопотребление сравнимо с модулями DDR2-667.

     Производительность  модулей памяти DDR3 значительно превышает  возможности поколения памяти DDR2 – хотя бы потому, что теоретически эффективные частоты DDR3 располагаются  в диапазоне 800 МГц – 1600 МГц (при тактовых частотах 400 МГц – 800 МГц). В то время как у DDR2 эффективные рабочие частоты составляют 400 МГц - 1066 МГц (тактовые частоты 200 МГц - 533 МГц), а у DDR – и вовсе 200 МГц - 600 МГц (100 МГц - 300 МГц).

     Помимо  этого, память DDR3 обладает 8-битным буфером предварительной выборки, в то время как у нынешней памяти DDR2 он 4-битный, а у DDR и вовсе был 2-битный. Буфер предварительной выборки (prefetch buffer), надо отметить, достаточно важный элемент современных модулей памяти, поскольку он отвечает за кэширование данных перед тем, как они будут востребованы. Таким образом, предварительная 8-битная выборка DDR3 позволяет говорить о работе I/O шин модуля на тактовой частоте, в 8 превышающей тактовую частоту.

     Второй  причиной роста производительности DDR3 можно смело назвать новую схемотехнику динамической внутрикристальной терминации (Dynamic On-Die Termination), калибровка которой производится в процессе инициализации для достижения оптимального взаимодействия памяти и системы.

     Наконец, в отличие от DDR2, где терминация применялась только частично, память DDR3 обладает полной терминацией, включая адреса и команды.

     Преимуществами DDR3 по сравнению с DDR2 можно назвать  более высокие тактовые частоты  – до 1600 МГц, рост производительности при меньшем энергопотреблении (соответственно, более продолжительную работу ноутбуков от батарей), а также улучшенный термодизайн.

     Минусом DDR3 против DDR2 можно назвать более  высокую латентность.

     Рис. 6. Латентность памяти DDR3. 
 
 
 
 
 
 

     3.4. DDR4. 

     Прошло  относительно немного времени с тех пор, как современная оперативная память стандарта DDR3 заменила собой привычные модули DDR2 и постепенно превратилась из дорогого экзотического удовольствия с сомнительной производительностью в массовый продукт, востребованный всеми сегментами рынка.

     Появление нового стандарта оперативной памяти DDR4 уже не за горами. По прогнозам  экспертов JEDEC Solid State Technology Association (ранее Joint Electron Devices Engineering Council), независимой  индустриальной организации по разработке и принятию стандартов в полупроводниковой промышленности, первые прототипы модулей DDR4 SDRAM появятся уже в следующем году, когда будут оформлены окончательные спецификации стандарта. Начало массового коммерческого производства DDR4 сейчас планируется на 2012 год, а полномасштабный переход с DDR3 на DDR4 ожидается ближе к 2015 году.

     До  недавнего времени о стандарте DDR4, впервые представленном на форуме Intel для разработчиков в Сан-Франциско  в 2008 году, было известно относительно немного. В целом, обсуждались грядущие тактовые частоты, напряжение питания да предполагаемые нормы техпроцесса. Никакой особой конкретики по архитектуре чипов, топологии интерфейсов или сигнальным параметрам не было. По большому счёту, полной ясности в этих вопросах нет и сейчас, однако конференции Denali MemCon10 и MemCon Tokyo 2010, прошедшие в конце июля в Санта Клара и Токио, добавили некоторой определённости будущему стандарту.

     Благодаря компании Denali в распоряжении нашей  компании оказался полный пул докладов, презентаций и обсуждений, озвученных в рамках MemCon10, так что сегодня мы предлагаем вашему вниманию  "выжимку" известной информации о будущем DDR4.

     Переход на новый стандарт происходит не по приказу свыше или чьему-то капризу, а в связи с неспособностью продуктов предыдущего поколения справляться с поставленными задачами. То есть, потребность в DDR4 возникнет сразу же после того, как DDR3 полностью исчерпает свои возможности.

     Именно  в этом и заключается ключевая интрига с переносом сроков внедрения DDR4 на более поздние сроки, нежели планировалось ранее. Об этом в ходе MemCom10 подробно рассказал Билл Герваси (Bill Gervasi), вице-президент US Modular и член совета директоров JEDEC. На сегодняшний день возможности архитектуры DDR3 вряд ли можно назвать исчерпавшими себя,  так что пока есть смысл продолжать развитие этого стандарта и дальше.

     Рис. 7. Динамика и перспективы развития оперативной памяти. 

     Однако  растущая производительность – не единственный "козырь", продлевающий жизнь стандарта DDR3 и отдаляющий появление DDR4. Ещё один важный момент – энергопотребление, напрямую связанное с напряжением питания чипов памяти. Первоначально предполагалось, что напряжение питания новой памяти DDR4 составит 1,2 В, и затем появятся новые поколения чипов с питающим напряжением 1,1 В и 1,05 В. В то же время, для DDR3, впервые представленной в 1,5 В варианте, экспансия должна была закончиться на нынешних 1,35 В чипах. Однако выпуск низковольтной памяти DDR3 с напряжением питания всего 1,25 В делает появление 1,2 В памяти DDR4 преждевременным, так как более высокие частоты работы памяти значительно увеличивают энергопотребление.

     Рис. 8. Сравнение энергопотребления в памяти DDR3 и DDR4. 

     Третий  важный момент – растущая ёмкость  модулей, и здесь DDR3 вновь не готова сдавать позиции. Появление низковольтных  чипов DDR3 емкостью 4 Гбит и 8 Гбит позволяет  наладить выпуск очень ёмких модулей  памяти с низким энергопотреблением, что также делает появление DDR4 в ближайшее время неактуальным.

     4. Заключение. 

     Сегодня, когда счет оперативной памяти пошел  на гигабайты, программисты, наконец-то лишились "удовольствия" оптимизации программ по скорости и размеру одновременно. Пусть будет нужен хоть гигабайт - система выделит его за счет жесткого диска.

     Несмотря  на стремительный рост производительности оперативной памяти, наблюдающиеся  в последние годы, разрыв "CPU vs Memory" растет с чудовищной быстротой. Забавно, но та же самая картина наблюдалась и тридцать-сорок лет назад, - в эпоху "больших" машин с быстродействующими по тем временам процессорами и жутко медленной барабанной (а позже и ферритовой) памятью. Вот краткая вытяжка из книги "Структуры ЭВМ и их математическое обеспечение" Л. Н. Королева: "Для того чтобы достичь необходимого баланса между высокой скоростью выполнения арифметических и логических действий в центральном процессоре и ограниченным быстродействием блоков оперативного ферритового запоминающего устройства (время цикла работы каждого блока - 2 мксек), были предприняты следующие меры.

     Оперативное запоминающее устройство состоит из восьми блоков, допускающих одновременную  выборку информации (командных слов и операндов), что резко повышает эффективное быстродействие системы памяти. Подряд идущие физические адреса памяти относятся к разным блокам, и если оказалось, например, так, что последовательно выбираемые операнды имеют последовательно возрастающие/убывающие адреса, то они могут выбираться со средней скоростью, равной 2 мксек/8=0,25 мксек...

     Второй  структурной особенностью организации  обращений к оперативному запоминающему  устройству является метод буферизации, или метод накопления очереди  заказов к системе памяти. В  машине БЭСМ-6 существуют группы регистров, на которых хранятся запросы (адреса), называемые буферами адресов слов и команд. Разумеется, что эти буфера могут работать эффективно только в том случае, если структура машины позволяет просматривать команды "вперед", т. е. загодя готовить запросы. Устройство управления БЭСМ-6 позволяет это делать. Буфера адресов позволяют в конечном итоге сгладить неравномерность поступления запросов к памяти и тем самым повысить эффективность ее использования.

     Третьей структурной особенностью БЭСМ-6 является метод использования сверхоперативной, не адресуемой из программы памяти небольшого объема, цель которого - автоматическая экономия обращений к основному оперативному запоминающему устройству. Эта сверхоперативная память управляется таким образом, что часто используемые операнды и небольшие внутренние командные циклы оказываются на быстрых регистрах и готовы к немедленному использованию в арифметическом устройстве или в системе управления машиной. Быстрые регистры в ряде случаев позволяют экономить до 60% всех обращений к памяти и уменьшают тем самым временные затраты на ожидание чисел и команд из основной памяти.

     Следует еще раз подчеркнуть, что об использовании  быстрых регистров заботится  аппаратура самой машины и при  составлении программ об экономии обращений  к памяти думать нет необходимости.

     Эти структурные особенности БЭСМ-6 получили название водопроводного принципа построения структуры машины. В самом деле, если подсчитать время от начала выполнения команды до его окончания, то для  каждой команды оно будет очень  велико, однако глубокий параллелизм выполнения, просмотр вперед, наличие буфера адресов, быстрых регистров приводят к тому, что "поток" команд и темп обработки информации очень высок. Аналогия с водопроводом состоит в том, что если проследить время, за которое частица воды проходит по некоторому участку водопровода, то оно будет большим, хотя скорость на выходе потока может быть очень велика. Четвертой структурной особенностью БЭСМ-6, имеющей очень важное значение для построения операционных систем и работы машины в мультипрограммном режиме, является принятый аппаратный способ преобразования математических, или виртуальных адресов в физические адреса машины. В машине БЭСМ-6 четко выдержано деление на физическую и математическую память, принята постраничная организация, однако способ отображения, заложенный в аппаратуру, значительно отличается от того, который был применен в машине ".

     Создается впечатление, что никакого прогресса  вообще нет. Меняются лишь технологии и проектные нормы, но эксплуатируются одни и те же идеи. 
 
 
 
 
 
 
 
 
 

     5. Литература. 

1. http://articles.org.ru/
2. http://ixbt.com/
3. http://ru.wikipedia.org
4. http://www.3dnews.ru/