Десятично-двоичный сумматор

Автор работы: Пользователь скрыл имя, 07 Декабря 2011 в 13:44, реферат

Краткое описание

В настоящее время интегральные микросхемы (ИМС) широко применяются в радиоэлектронной аппаратуре, в вычислительных устройствах, устройствах автоматики и т. д. Цифровые методы и цифровые устройства, реализованные на интегральных микросхемах разной степени интеграции, в том числе на микропроцессорных средствах, имеют широкие перспективы использования в цифровых системах передачи и распределения информации, в телевизионной, радиовещательной и другой аппаратуре связи. Современный этап развития научно–технического процесса характеризуется широкими применением электроники и микроэлектроники во всех сферах жизнедеятельности человека.

Содержимое работы - 1 файл

Десятично.docx

— 47.03 Кб (Скачать файл)

Для нулевого разряда  сумматора (триггер Тг0) согласно (2.1) V0=a0, т.к. отсутствует перенос с0, поэтому выход Q0 (а0) RG2 поступает непосредственно на вход JK триггера Тг0.

Перенос с2 формируется согласно (1.6), для этого используется ИС типа КР1531ЛР9 (D14) с инвертором D21.1.

Потенциалы переносов  следующих разрядов (С3,..,С8) образуются последовательно; для их организации  используются элементы D15, D20, D17, D18, D22, D23 и инверторы на D21 соответственно.

Через интервал времени, равный времени передачи переноса от первого разряда к последнему, с выхода 2 регистра G3 (D19) поступает  сигнал на вход С триггеров Тг0-Тг7. Одновременно на триггере D24 фиксируется сигнал переполнения D23 сумматора.

Время выдачи результата суммы на выходном регистре D7 определяется временем задержки распрстранения Тг0-Тг7. Определено, что для этого выход 5-го разряда регистра D19 соединен с входом С регистра D7.

Для увеличения помехозащищенности по входу схемы введен элемент  триггера Шмитта с использованием на входах: вход

С(30 МГЦ), общий сброс ?R и информационный вход D. Для этого  применена ИС типа КР1531ТЛ3. Он дает возможность увеличить помехозащищенность на ?400 мВ относительно Uпор = 1,3 В. [3]

На выходе усройства накапливающего сумматора используется ИС типа КР1533ИР37 (D7) и КР15ЛП8 (D25) для возможности отключения выходов схем от магистрали (режим высокого импеданса выходов).

Управление высокоимпедансным состоянием выходов выведено на разъем (Х-22В). На функциональной схеме возможность высокоимпедансным состоянием выходов не обозначено, т.к. она не несет функциональной нагрузки.

2.2. ОПРЕДЕЛЕНИЕ ВРЕМЕННЫХ  ПАРАМЕТРОВ

 УСТРОЙСТВА 

В табл. 4 указаны  задержки ИС серий КР1531 и КР1533, используемых в данном устройстве.

Таблица 4.

Таблица временных  параметров ИС, используемых в сумматоре. Номер в схеме Тип ИС Время  опережения относительно С-входа, (Топ) нс Минимальная длительность импульса С, (Тмин) нс Время задержки распространения, (Тр) нс Аналог D1 КР1531ТЛ3 - - 10 - D2,D4 КР1531ИР11 10 - 10 74F194 D3,D7 КР1533ИР37 15 - 14 ALS574 D5 КР1531ЛЕ1 - - 3 14F02 D6,D16 КР1531ЛП5 - - 8 74F86 D8 КР1531ИЕ10 - 8 11 74F161 D9,D21 КР1531 ЛН1 - - 3 74F04 D10-D13 КР1533ТВ11 22 16,5 20 ALS114 D14,D15, D17,D18, D20,D22, D23 КР1531ЛР9 - - 7,5 74F64 D19 КР1533ИР8 8 10 17 ALS164 D24 КР1533ТМ2 15 14,5 18 ALS74 D25 КР1533ЛП8 15 LS125

Временной интервал для определения формирования суммы  считаем от начала 8-го импульса - эпюры  напряжения 8,9,10,11. На входах управления D6,D16 очередное слагаемое Аi установится за время, равное сумме задержек:

Тp1 - задержка распространения  в регистре D2,D4 - 10нс.

Тop - время необходимое для установления информации регистра D3 - относительно С-входа - 15 нс.

Тp2 - задержкр распространения в регистре D3 - 14 нс.

Та = Тp1+Тop+Тp2 = 10+15+14= 39 нс.

Далее по функциональной схеме считаем задержки на распространение  переноса:

Тc=Тp (D1.4)+Тp (D9.4)+Тp (D14+D21)*7 = 10+3+(7,5+3)*7 =90 нс.

Значит задержка переноса от первого разряда к  последнему:

Тc=90 нс.

Задержка установления слагаемого Та по расчетам больше периода Т=33 нс; регистр задержки включается по первому импульсу (о чем буде подробно сказано ниже), поэтому время задержки распространения переноса Тс имеет смысл считать относительно первого импульса.

Возможная задержка установления слагаемого Та относительно первого импульса:

?Та=Та-33 нс = 39 -36 = 6 нс.

Общая задержка относительно первого импульса составит:

Тас ? Тс + ?Та = 90 нс + 6 нс = 96 нс.

Значит стнхроимпульс С триггеров Тг0-Тг7 должен быть задержан относительно 1 импульса Тз > 96 нс.

Задержка в устройстве выполнена на сдвиговом регистре D19, которая работает следующим образом - эпюры напряжения 12-16 (см. приложение лист 4,): с выхода D9.5 по первому импульсу сдвиговый регистр записывается "1", которая "обегает" все  выходы 0-7 с задержкой 33 нс, т.к. на С вход регистр подается тактовая частота F=30 МГц, поэтому задержка синхроимпульса Тг0-Тг7 будет кратна 33 нс.

Ближайшее число  относительно 96 нс, кратное 33, 33*3=99, поэтому  выход 2 регистра D19 соединен с С-входом триггеров Тг0-Тг7. С учетом задержки распрстранения в регистре D19

 Тас=33 нс*3 + 10 нс = 109 нс.

Триггеры D10-D13 срабатываеют по спаду импульса положительной полярности на С-входе. Импульс на С-входе равен 33 нс (длительность импульса 2 выхода регистра D19), а время опережения на JK-входах относительно фронта спада импульса С равняется 22 нс, т.к. длительность самого импульса больше Топ, Топ не учитываем.

Результат суммы  по выходам Q0-Q7 триггеров с учетом задержек распространения будет  определен через время, равное

Тсум=109 нс +33 нс + Тп(D10-D13) = 109 + 33 + 16,5 ? 160 нс - эпюра напряжения 19 (см. приложение лист 4).

Аналогично определению  задержки на С-входе D10-D13 относительно Тас, определяется задержкой синхроимпульса (Топ) на выходном регистре D7 сучетом времени опережения информации на его информационных входах относительно фронта синхроимпульса С:

Топ=Тсум+Топ (D7)=160+15=175 нс.

К числу 175 ближайшее  число , кратное 33 - 198 (33*6), т.е. 5-й выход регистра D19 соединен с С-входом регистра D7:

Твых=33 нс * 6 нс + Тп(D7) = 33*6+14 = 212 нс.

Время ввода 8 бит  информации (Твв) в последовательном коде при частоте 30 Мгц:

Твв = 33 нс * 8 = 264 нс.

Сравнивая Твв и Твых, очевидно, что Твых < Твв, т.е. за время ввода очередного байта-слагаемого в устройстве складывается предыдущее слагаемое с содержимым в сумматоре и результат суммы выводится в параллельном коде на выходном регистре с результатом переполнения в сумматоре. 

2.3.РАСЧЕТ ПОТРЕБЛЯЕМОЙ  МОЩНОСТИ

Расчет потребляемой мощности сводится к определению  суммы потребляемых мощностей на каждом элементе схемы, общая потребляемая мощность рассчитывается по формуле:

Pобщ = P1n1 + P2n2 + ... + Pnnn (2.2),

где Pn - мощность потребления n-м элементом,

n - количество элементов,

Pобщ - общая потребляемая мощность.

Потребляемая мощность каждого элемента схемы определяется по формуле:

Pn = UипIп (2.2),

где Uип - напряжение питания элемента,

 In - ток потребления n-м элементом.

Подставляя в формулу (2.2) данные, находим полную потребляемую мощность накапливающего сумматора:

Pпот КР1531ТЛ3 = 60 мВт

Pпот КР1531ИР11 = 275 мВт

Pпот КР1533ИР37 = 135 мВт

Pпот КР1531ЛЕ1= 50 мВт

Pпот КР1531ЛП5 = 100 мВт

Pпот КР1531ИЕ10 = 275 мВт

Pпот КР1531ЛН1 = 21 мВт

Pпот КР1533ТВ11 = 22,5 мВт

Pпот КР1531ЛР9 = 30 мВт

Pпот КР1533ТМ2 = 20 мВт

Pпот КР1533ЛП8 = 25 мВТ

Робщ = 60 + 550 + 270 + 50 + 200 + 275 + 42 + 90 + 210 + 20 + 25 = 1792 мВт ? 1,8 Вт  

2.4. СРАВНИТЕЛЬНАЯ  ХАРАКТЕРИСТИКА СЕРИЙ ТТЛ

Серии ТТЛ представляют собой наиболее распространенные семейства  логических элементов, с помощью  этих семейств можно удовлетворить  все потребности, которые возникают  при построении цифровых схем и устройств.

Цифровая логика имеет несколько "субсемейств", которые определялись развитием ТТЛ-логики. Серия К155 (аналог 74), К555 (аналог 74LS), КР1533 (аналог 74ALS) и, наконец КР1531 (аналог 74F) - все эти серии выполняют одни и те же функции и имеют хорошую совместимость между собой. Они различаются по быстродействию, по рассеиваемой мощности, по нагрузочной способности и логическим уровням.

Таблица5.

Сравнительная характеристика перспективных серий ТТЛ. Тип  серии ТТЛ Потр.

Мощн., мВт Задержка

Распростр., tp Коэф.

разветвл. Макс.

частота, МГц К555

(SN74LS) 2 9,5 20 45 КР1533

(SN74ALS) 1 5,0 35 50 КР1531

(74F) 4 2,0 35 140

Характеристики ТТЛ-серий:

НАПРЯЖЕНИЕ ПИТАНИЯ - 5 В ? 5%.

ВХОД СЕРИЙ ТТЛ  в состоянии низкого уровня представляет собой токовую нагрузку для управляющего источника сигнала, например 0,25 мА для  К55-серии. Следовательно, для поддержания  на входе низкого уровня необходимо обеспечить отвод тока. Поскольку  выходные каскады схем ТТЛ обладают хорошей нагрузоспособностью, сопряжение между элементами различных серий ТТЛ не представляет сложности.

ВЫХОД СЕРИЙ ТТЛ  в состоянии НИЗКОГО уровня ведет  себя как насыщенный транзистор, на котором напряжение близко к нулю, а в состоянии ВЫСОКОГО уровня - как повторитель с высоким  сопротивлением.

3. КОНСТРУКТОРСКАЯ  ЧАСТЬ

3.1.РАЗРАБОТКА И  ОПИСАНИЕ КОНСТРУКЦИИ 

НАКАПЛИВАЮЩЕГО СУММАТОРА

При разработке конструкции  накапливающего сумматора необходимо обеспечить высокие эксплуатационные характеристики. Согласно заданию на курсовое проектирование устройство будет  использоваться в стационарных условиях. При этих условиях к нему не будут  предъявляться жесткие требования по габаритным размерам, но следует  обратить внимание на совершенство конструкции, состоящее в выборе оптимальных размеров платы, размеров печатных проводников, контактных площадок, отверстий, технологичности.

В настоящее время  при проектировании электронной  аппаратуры на элементах жесткой  логика для соединения элементов  друг с другом используется метод холодной сварки или метод накрутки.

Двухсторонняя печатная плата представляет собой типовой  элемент замены (ТЭЗ) с размерами 220 на 125 мм. Толщина печатной платы - 3 мм, шаг координатной сетки - 1.25 мм, ширина печатных проводников, изготовленных  комбинированным позитивным методом, не менее 0,3 мм. Длина выводов элементов  не должна превышать 1,5 мм. В качестве материала, из которого изготовлена  печатная плата, используется фольгированный стеклотекстолит СФ-2-50-3, обладающий высокой механической прочностью, высоким удельным сопротивлением и высокими тепло- и хладостойкостью. Для соединения платы с ответной частью используются разъемы СНП 34С-135.

Элементы на печатной плате располагаются линейно, многоразрядно, так, чтобы не требовалось дополнительного  охлаждения. Для установки ИМС  и навесных элементов имеются  метеллические отверстия в узлах координатной сетки. Диаметр отверстий должен быть больше диаметра выводов элементов на 0.15-0.05 мм. ИМС и радиоэлементы устанавливаются с одной стороны платы на расстоянии между поверхностью платы и ИМС - 0,5 мм, между платой и радиоэлементом - не более 0,3 мм.

Пайку радиоэлементов и монтаж проводов осуществляют низкотемпературным припоем ПОС - 61 (ГОСТ 2 1. 931-76). Поверхности деталей, подлежащие пайке, должны быть зачищены и покрыты флюсом. После пайки, для удаления остатков флюса и других загрязнений сборочную единицу промывают в бензиново-спиртовой смеси. Достоинством данной конструкции является простота монтажа и сборки, а также свободный доступ к электрорадиоэлементам.

3.2. РАСЧЕТ НАДЕЖНОСТИ  КОНСТРУКЦИИ

Надежность - свойство объекта выполнять заданные функции, сохраняя во времени значение установленных  эксплуатационных показателей в  допустимых пределах, соответствующих  режимах и условиях эксплуатации.

К основным показателям  надежности относятся:

вероятность безотказной  работы;

интенсивность отказов;

наработка на отказ;

средняя наработка  на отказ.

Вероятность безотказной  работы - это вероятность того, что  в заданный интервал времени не произойдет отказа. Вероятность безотказной  работы определяется по формуле:

P(t) = e-Lt,

где е - основание  натурального логарифма,

L - интенсивность  отказов,

T - время работы  системы.

Величина t показывает, какая часть элементов по отношению к общему количеству исправно работающих элементов в среднем выходит за единицу времени. Интенсивность отказов может быть вычислена по формуле:

L = 1 / Tор,

где Тор - средняя  наработка на отказ.

При нормальной работе, когда закончена проработка изделия, интенсивность отказов можно  принять за константу. Окончательный  расчет надежности производится с учетом эксплуатационных коэффицинтов, показывающих, каким образом изменяется интенсивность отказом при изменении каждого из воздействующих факторов: температурного, коэффициента влажности, давления, вибрации, ударных нагрузок. В этом случае интенсивность отказов каждого входящего в блок элемента рассчитывается по формуле:

Информация о работе Десятично-двоичный сумматор