Разработка структурной схемы устройства кодирования-декодирования

Автор работы: Пользователь скрыл имя, 23 Января 2012 в 22:32, дипломная работа

Краткое описание

В дипломном проекте было разработано абонентское устройство для проведения видеоконференция в сетях INTERNET со следующими входными параметрами: стандартный цифровой компонентный цифровой сигнал формата ITU-R 601/25 и выходными – стандартный компонентный цифровой сигнал формата ITU-R 601/25. Для устройства кодирования – декодирования выбрали : цифровую камеру PANASONIC GN213, микросхемы американской фирмы GET PLESSEY, компьютер INTEL Pentium, видеомонитор VIEW SONIC 17 GS с разрешением 0,26 дюйм.

Содержание работы

Аннотация. 1
Оглавление 2
Введение: 3
Глава 1. Обзор систем видеоконференций 4
п. 1.1. Назначение систем видеоконференций. 4
П. 1.2. Передача мультимединых данных в INTERNET в реальном масштабе времени 17
Глава 2. Технические требования на абоненсткое устройство конференц связи 33
п. 2.1. Выбор структуры и форматов данных в системе видеоконференций 33
П. 2.2. Выбор метода кодирования - декодирования, описание стандарта кодирования. 42
Глава 3. Разработка структурной схемы устройства кодирования-декодирования 52
п. 3.1 Выбор элементной базы для абонентского устройства 52
п. 3.2. Разработка структурной схемы абонентского устройства кодирования 59
п.3.3. Сравнительный анализ оконечных устройств имеющихся на рынке на данный момент 60
п.3.4. Разработка принципиальной схемы декодирования абонентского устройства. 62
п. 3.5. Расчет цифровых потоков в системе видеоконференций 68
п. 2.7.Выработка требований к оконечному терминалу 69
Глава 3. Разработка вопросов по экологии и безопасности жизнедеятельности. 70
п. 3.1.Требования к видеодисплейным терминалам и ПЭВМ. 70
Глава 4. Технико -экономическое обоснование . 76
Заключение. 85
Глоссарий наиболее часто употребляемых сокращений. 86
Приложение 1 91
Принципиальная схема декодера абонентного устройства 91
Приложение 2 92

Содержимое работы - 1 файл

videocon.doc

— 564.50 Кб (Скачать файл)

Используется  для видеоконференции, видеотелефонии. Разработан по рекомендации стандарта CCITT Н.261 . Предназначен для декодирования CIF сигнала с разрешением до 30 Гц.  Выходным сигналом являются 8 битные пиксели в YUV формате.

Рассмотрим  основные блоки этой микросхемы.

INPUT CONRTOLLER - входное  устройство  ( данные, импульс синхронизации  , вход режима передачи данных 

RUN LENGHT DECODE & INV ZIG ZAG - блок обратного зигзагообразного сканирования, процесс обратному , выполняемому в кодере.

Это блок - генератор  адресов, который  обеспечивает считывание коэффициента  ДКП в пространстве по зиг-загообразной траектории. Смысл - значившие коэффициенты . располагаются  в начале субблока , а нули в конце субблока .В результате  появляется последовательность коэффициентов. , имеющие короткие участки и значащие  участки, которые кодируются кодом переменой длины

INVERSE  QUANTIZATION  - блок обратного квантования

INVERSE DCT - блок  обратного дискретного косинусного  преобразования. В блоке выполняется операция, обратная операции , выполняемая в кодеке.

 ДКП осуществляется  в соответствующем блоке и  обрабатывает 8х8 субблока изображения,  либо в режиме межкадрового  либо внутрикадрового кодирования.

 В режиме  межкадрового  кодирования  используется 8 разрядное представление сигнала.  При внутрикадровом кодировании   используется разность между  текущем и блоком имеющим лучший  шаг сдвига . В этом случае представление  сигнала осуществляется в удвоенном комплиментарном виде. 12 битные коэффициенты  Формируются в блоке ДСТ и посылаются на квантователь.  Изображение делится 8х8 пикселов.  Суть преобразования - изображение из пространственной области перевести в частотную  область

LOW  PASS FILTER - фильтр нижних частот, для устранения  высокочастотных составляющих декодированного изображения

ADD - устройство  суммирования 

FRAME STORE CONTROLLER - контроллер памяти на кадр 

CONTROL I/F- контроллер  управления декодером 

В качестве конвертора  выберем микросхему фирмы 

GEC PLESSEY VP 520 S  
 
 
 
 

 

 

 
 

 
 
 

Рис. 9.

VP520 S  разработан  для преобразования 16 битного мультиплексированного  сигнала яркости и цветности  между CCIR 601 и CIF/QCIF. Предусмотрены  вертикальные и горизонтальные  фильтры, причем вертикальные  фильтры обеспечиваются с помощью  внутренней памяти на одну строку. Коэффициент, используемый для фильтра определяется пользователем и загружается от независимой шины данных . Внутренний  генератор адресов поддерживает внешнюю память на кадр и обеспечивает преобразование строки в макроблок . Если входной сигнал конвертируется CIF/QCIF, вертикальные и горизонтальные фильтры обеспечиваются путем 4х CIF линии задержки, которые позволяют обрабатывать пять фильтров. Когда производится преобразование в формат QCIF, используется доступная память, чтобы обеспечить задержку на 6 строк, которая позволяет использовать 7 фильтров.  Когда прибор конвертирует в CCIR 601 сигнал , входные данные должны быть в формате макроблока  и вертикальные фильтры идут в формате макроблоков. Входные сигналы пишутся сначала во внешнюю память , организованную под CIF кадром и считываются у памяти построчно. VP 520 S поддерживает память по 2 полных

кадра и позволяет CIF/QCIF дольше читать попарно в порядке  формирования двух черезстрочных полей  видеосигнала.

VP 520 S поддерживает преобразование между CIF/QCIF  и NTSC стандартом. Когда формируется CIF  данные на каждые 5 строк данных, то формируются дополнительные строки, а когда формируется сигнал NTSC , то из каждых 6 строк четыре убираются.

SYNC GENERATOR  - генератор синхроимпульсов

RAM ADRESS..... - формирователь  адреса памяти с поддержкой  преобразования адресов строк  в адреса блоков

INPUT - буфер

MUX - мультиплексор

FOUR - задержка  на 4 строки

фильтр яркостного сигнала

FILTER BLOCK - 2 фильтра  цветоразности

MUXING - мультиплексор

COEFF STORE  - память  коэффициентов.  

Рассмотрим  микросхему конвертора VP510. 
 
 
 
 
 
 

 
 
 

  
 
 
 
 
 

Рис. 10.

Он  преобразует  трехканальный RGB данные в два канала десятичных цветность и яркость. Также он преобразует два канала данных Цветоразностных  и яркостных в три канала интерполированых данных RGB . Каждый канал имеет собственную таблицу просмотра, которая может быть загружена из управляющей системы и затем использована для гамма-коррекции. Направление потока данных контролируется битом в управляющем регистре и позволяет переключаться между входом и выходом. Фильтры переключаются с десятичного в интерполирующий режим. Матрица преобразования размерностью 3х3 обеспечивается определяемыми пользователем 12 битными коэффициентами,  которые могут  изменяться от -4 до 4 . Канал яркости обеспечивается фильтром 23 порядка . Каждые Каналы  цветности   имеют два последовательных фильтров 11 порядка. Такое устройство позволяет принимать или производить данные  RGB c частотой  в два раза превышающую исходную, таким образом избегая использование внешних аналоговых фильтров. Если необходимо,  устройство может принимать или производить видеоданные с исходной частотой .

ADRESS RAM - буферные  устройства

COUNTNER - счетчик 

3х3 MATRIX MULTIPLEX  - схема матрицирования

23 ТАР - фильтр  прореживания интерполирования 

CONTROL - контроллер  управления 

RANGE - ограничитель  уровня

PIPELINE DELAY - линия  задержки

п. 3.2. Разработка структурной  схемы абонентского устройства кодирования

Задачей работы  является: прием и передачи данных. На входе - стандартный компонентный телевизионный сигнал, на выходе - стандартный цифровой компонентный сигнал формата 601/25.

                                                                          
 
 
 

   VP261   VP2615                 VP520                     VP 510 
 
 
 
 

   Буфер  приема                              Буфер памяти   Буфер памяти 

Рис. 11.

Для аппаратной реализации данного устройства декодирования  по выбранному стандарту используем специализируемую элементарную базу фирмы GEC PLESSEY Plesse т. к.  она построена по интегральным технологией, обладает  большой функциональностью, позволяет сократить массу, габариты, стоимость.

 На основе  выбранных компонентов составим  структурную схему декодирующего  абонентского устройства видеоконференций.

Входной   поток по стандарту передачи видеоданных  Н. 261  поступает на демультиплексер, чтобы обеспечить постоянство цифрового  потока. В устройстве декодирования  используют буфер приема RECEVE BUFER 32Кх8, который имеет размер 32 Кбайта . Для  декодирования демультиплексированой информации поставим видеодекодер VP2615, работа которого была описана выше. Для  проведения операции декодирования необходимо ОЗУ на 1 кадр. Т.к. мы используем формат CIF , объем памяти должен быть  128 Кб . Для преобразования формата CIF в стандартный формат , согласно рекомендации .CCIT 601 используем конвертор VP 520.  Для обеспечения преобразования необходима память на два кадра. Объем информации 256 Кб . Для преобразования цифрового цветоразностного сигнала в RGB используем конвертор цветного изображения VP 510.  Для управления декодером используем системный контроллер, который может управляться центральным процессором компьютера .

п.3.3. Сравнительный анализ оконечных устройств  имеющихся на рынке  на данный момент 

 

Cybertronic Zydacron Z250

Комплект  для проведения видеоконференций фирмы Cybertronic, работающий с ОС Windows 3.х, 95, OS/2 Warp и Windows NT, представляет собой интегрированный  на единой плате видео- и аудиокодек с возможностью проведения видеоконференций по линиям POTS и ISDN.

Cybertronic Zydacron Z250 представляет собой неплохую  альтернативу другим комплектам  для проведения настольных видеоконференций. Среди несомненных достоинств  этого продукта - интегрированные  на одной плате ISDN-адаптер и  кодеки и, следовательно, экономия как минимум одного разъема, а также длинный список совместимых операционных систем, каким не могут похвастаться гораздо более дорогие и известные продукты. Расширению возможностей комплекта в значительной мере способствует наличие комплекта для разработчика Zydacron SDK. Относительно высокое качество изображения и звуковой информации обеспечивается за счет качественной реализации кодека. К сожалению, на этом список "плюсов" данного продукта заканчивается. Среди наиболее существенных недостатков следует отметить ограниченные возможности по реализации совместных действий (только передача файлов и разделение экрана), а также отсутствие совместимости с T.120, что сильно ограничивает возможности продукта с точки зрения его интеграции с другими системами видеоконференций. 

Технические характеристики Zydacron Z250

Видео: соответствие стандарту H.261; частота кадров и разрешение - 15 кадр/с и CIF 352x288 или 30 кадр/с и QCIF 176x144; протоколы - эмуляция последовательного порта, дополнительная эмуляция TCP/IP и поддержка T.123; максимальная пропускная способность - до 56 Кбит/с.

Аудио: G.711, G.728, G.722

Коммуникации: BRI

Аппаратные  требования: процессор 486/33 МГц или выше, оперативная память - не менее 8 Мбайт, объем свободного пространства на жестком диске - 20 Мбайт.

ShareVision PC3000

Комплект  фирмы Creative Labs включает в себя звуковую плату, видеоплату, факс-модем, соответствующее  ПО, наушники и 1/3" CCD цветную видеокамеру.

ShareVision, одна  из немногих систем, поддерживающих  только видеоконференции по модемным линиям, представляет собой тем не менее разумный компромисс между стоимостью комплектации одного рабочего места (около 1000 долл.) и функциональными возможностями продукта. Несмотря на то что система включает возможности разделения приложений, передачи файлов, захвата изображений, проведения аудио- и видеосеансов, она характеризуется также рядом существенных недостатков. Среди наиболее заметных - весьма невысокое качество изображения, отсутствие возможностей проведения многоточечных конференций и использования преимуществ ISDN. Однако ShareVision можно рассматривать как неплохое техническое решение для тех пользователей, которым, в первую очередь, важны стоимость комплекта видеоконференции, а также возможность работы по обычным телефонным линиям.

Технические характеристики ShareVision Pc3000

Системные требования: ПК с процессором 486SX 33 МГц (рекомендуется 486 DX2-66), оперативная память объемом не менее 8 Мбайт, объем свободного пространства на жестком диске не менее 6 Мбайт, два свободных ISA-разъема, дисплей VGA или SVGA (рекомендуется 16- или 24-разрядный видеоадаптер), MS Windows 3.1 или выше. Имеется также версия ПО для платформы Macintosh

Видеовход: программно выбираемый источник видеоизображений (NTSC или PAL).

Режимы видеоадаптера: VGA (8-, 16- или 24-разрядный), SVGA.

Частота и размер кадров изображения: 15 кадров, 96х80 пикселов; 12 кадров,128х96 пикселов; 10 кадров, 160х112 пикселов.

Захват  видеокадра: 320х240 пикселов; 640х480 пикселов; цветность - до 24 разрядов.

Аудиовход: микрофон

Аудиовыход: тандартные колонки или наушники.

Алгоритм  сжатия: VATP (Vector Adaptive Transform Processing).

Видеокамера: тип - 1/3" CCD, цветная; выход: составной цветной NTSC-сигнал.

Модем: внешний, скорость передачи - до 28,8 Кбит/сек.

п.3.4. Разработка принципиальной схемы декодирования  абонентского устройства.

 

Для разработки принципиальной схемы рассмотрим  каждую микросхему в отдельности . Принципиальная схема изображена в приложении 1 

VP 2614  
Выводы Значения
LD   линия выходных данных
LEN сигнал разрешения ввода данных ( при низком уровне)
LCLK строб шины входа
LRED запрет захвата  данных  ( при низком уровне)
DBUS 7:0 шина управления и  данных
DMODE 3:0 выходной идентификатор  данных
PM 2:0 идентификаторы для  добавления информации для DBUS 7:0 ( не используются для VP 2615)
DCLK последовательный  О/Р строб для шины DBUS 7:0 тактируемый SCLK
SCLK системная тактовая частота. Должна быть 27 МГц для 30 Гц фреймов
HD7:0 Двунаправленная шина данных
HA3:0 шина адреса системного контроля
WR запись строба системного контроллера ( активный низкий уровень)
RD чтение строба из системного контроллера ( активный низкий уровень)
CEN выбор микросхемы из системного контроллера ( активный низкий уровень)
ERR выходная индикация  фреймов и декодирования ошибок ( активный низкий уровень)
EVT индикация возможности  установки данных нового кадра( активный низкий уровень)
B7:0 шина передачи данных к принимающему буферу
А14:0 адресная шина к  принимающему буферу
WS запись строба для  принимающего буфера ( активный низкий уровень)
BCS Выбор принимающего буфера ( активный низкий уровень)
BEN разрешение выдачи на буфер ( активный низкий уровень)
ТСК тестовая тактовый сигнал JTAG
ТМC выбор режима JTAC
TDI I/P данные JTAC
TDO О/Р данные JTAC
TRCT сброс JTAC
ТОЕ перевод всех в  импедансное  состояние ( активный низкий уровень)
RES сброс питания ( активный низкий уровень)
   
VP2615  
   
   
DIN 7:0 этот порт используется для ввода квантованных значений данных и управляющей информации, его функции определяют DMODE 3:0, данные тактируются фронтом DCLK
DMODE3:0 управляющий вход для DIN 7:0, данные тактируются фронтом DCLK
DCLK сигнал используется для стробирования данных на входах DIN и DMODE. Может запрещаться подачей WAIT STATE на DMODЕ, может получаться делением SYSCLK
YUV7:0 входная шина данных пикселей в формате YUV – блока  с частотой  равной
четвери  SYSLCK  
VPIX синхронизирующие  выходные импульсы с периодом более  чем удвоенный частотой  SYSCLK, который  позволяет работать с данными пикселей через YUV порт
MBOUT синхронизирующий  выход с периодом больше чем макроблок  и переходящей на высокий уровень  по последнему пикселю макроблока. В конце макроблока MBOUT переходит  в низкий уровень до следующего макроблока.
FRMOUT синхронизирующий выход, принимающий высокое значение при новом фрейме  и сигнализирующий о новой фрейме для YUV порта. Он имеет высокое значение до последнего выходного пикселя. FRMOUT переходит в низкий уровень до начала нового фрейма
FS 15:0 шина данных   для записи и чтения  внешнего DRAM фрейма
ADR7:0 адресная шина , управляющая  внешним DRAM фреймом
RAS вектор адресного  строба, управляющая внешним DRAM фреймом
Cas управление стробом  адресов строк  внешним DRAM фреймом
RW1 управление записью / чтения внешнего DRAM1
RW2  управление записью  / чтения внешнего DRAM2
ОЕ1 разрешение вывода внешнего  DRAM 1 или ADR8, если используется DRAM 256 K
ОЕ2 разрешение вывода для внешнего  DRAM 2 или ADR8, если используется DRAM 256 K
CBUS7:0 двунаправленная шина данных, используемая микропроцессором. Данные
CSTR входной строб данных и выхода порта CBUS
CEN при низком состоянии  этого вывоза порт CBUS может использоваться для ввода вывода данных
CADR при высоком уровне сигнал на CBUS определяется как данные, при низком, как инструкции
SYSCLK системная тактовая частота, максимум 27 МГц, может варьироваться  от 35 % до 65% на каждый период. Все внешние  тактовые частоты получаются делением этой частоты.
RESET активный низкий уровень. При использовании в течение  операции все данные фреймом будут потеряны.
ТСК - тестовая частота  для JTAG
ТМS выбор режима JTAC
TDI I/P данные JTAC
TDO О/Р данные JTAC
TRST вывод сброса JTAC
   
   
VP510  
   
R7:0 беззнаковые данные красного, диапазон может изменяться при помощи таблицы ОЗУ
G7:0 беззнаковые данные красного, диапазон может изменяться при помощи таблицы ОЗУ
B7;0 беззнаковые данные красного, диапазон может изменяться при помощи таблицы ОЗУ
Y7:0 беззнаковые входные  или выходные данные яркости, диапазон определяется пользователем.
С7:0 – двухкомпонентные  или знаковые бинарные данные , мультиплексированые  монохромно, диапазон определяется пользователем
D7:0 шина данных хоста, используемая для чтения записями
А4:0  шина адреса  хоста, коэффициенты матрицы и  управляемые регистры 
CLK внешнее тактовая частота, все входы и выходы тактируются  фронтом
HREF горизонтальная или  композитная частота, используемая как индикатор начала линии и  вырезаемая КИХ фильтрами
HDLY задержка входного HREF на 39 периодов для коррекции сигнала  с выхода фильтра
FI флаг входа определяется пользователем, не управляется изнутри
FO задержка FI  на 39 периодов для коррекции выходного сигнала  фильтра
CRI вход, показывающий допустимость яркостных и цветоразностных  данных
CRO выход , который показывает появление яркостных и цветоразностных данных на выходных выводов
OEN разрешает третье состояние  шины при низких уровнях
CS выбор схемы с хоста  системы ( активно низкий)
RD запрос на хост на чтение матричный коэффициентов  и счетчика ОЗУ ( активный низкий)
  WR – запрос с  хоста на запись устройства ( активный  низкий)
RES асинхронный сброс, используемый для инициализации устройства
VP520S  
   
   
  Y7:0 входная – выходная шина яркостей
C7:0 входная – выходная шина цветоразностей
М7:0 входная – выходная шина макроблоков
D15:0 16 битная шина данных  для DRAM фреймов
A7:0 мултиплексированная адресная шина для DRAM
А8:0 сигнальный бит  адреса более значимый бит адреса или второй Cas
RAS строчный строб  для DRAM
CAS вертикальный строб  для DRAM
R/W сигнал чтения /записи для DRAM
HREF частота  синхронизации  горизонтальная
VREF частота  синхронизации  вертикальная
CREF вход или выход CREF
FREF входной или выходной индикатор поля
HBLNK выход горизонтального  блинка
CSYNC композитный выход  синхронизации
CLMP определяет уровень  черного каждый период для АЗП
VRST идентификатор начала фрейма
FRST индикатор поля
REQYUV прием макроблоков  из декодера
NCLK строб ввода/вывода макроблока
FSIG сигнал начала готовности фрема
CSLK системная тактовая частота для систем Pal/NTSC 27 МГц
HD7:0 шина данных хоста 
HA3:0 шина адреса контроллера  хоста
RD стро чтения с хоста, активный низкий уровень)
WR строб записи нахост активный низкий уровень
CER разрешение о стробирования ( акт
RST сброс питания
TDI I/P  данные JTAG
TDO O/P  данные JTAG
 ТМS выбор режима JTAC
TDI I/P данные JTAC
TDO О/Р данные JTAC
TRST вывод сброса JTAC

Информация о работе Разработка структурной схемы устройства кодирования-декодирования