Управляемый генератор синхросигналов

Белорусский Государственный университет информатики и

                        радиоэлектроники

                              Кафедра ЭВМ 
 
 
 
 

                  Отчет по лабораторной работе №2

            «Управляемый генератор  синхросигналов»

                              Вариант 8 
 
 
 
 
 
 
 

Выполнили:        Проверил:  
 
 
 

                              Минск 2010

1. Задание.
1. Спроектировать и промоделировать блок, на вход которого поступает синхросигнал clk с частотой 5 МГц, а на выходе формируется сигнал со следующей формой:

     где m = 6 тактов, а n = 8 тактов clk.

2. Спроектировать и промоделировать блок, на вход которого поступает синхросигнал clk с частотой 5 МГц, а на выходе формируется 16-разрядный сигнал, представляющий собой 16 опорных синхроимпульсов. Делитель частоты – 6.

2. Проектирование  блока выработки  единичного синхросигнала.

3. Результаты  моделирования.

4. Проектирование  блока опорных  сигналов.

5. Результаты  моделирования.

6. Схема управляемого генератора.

7. Результаты  моделирования.